PCI-SIG Organization သည် ပြီးဆုံးကြောင်းကြေငြာပြီး PCIe 6.0 သတ်မှတ်ချက်စံ v1.0 ကို တရားဝင်ထုတ်ပြန်ကြေညာခဲ့သည်။
ကွန်ဗင်းရှင်းကို ဆက်လက်လုပ်ဆောင်ရင်း၊ x16 တွင် 128GB/s (unidirectional) အထိ bandwidth အမြန်နှုန်းသည် နှစ်ဆတိုးလာပြီး PCIe နည်းပညာသည် full-duplex bidirectional data flow ကို ခွင့်ပြုပေးသောကြောင့် စုစုပေါင်း two-way throughput သည် 256GB/s ဖြစ်သည်။ အစီအစဉ်အရ၊ စံနှုန်းကို ထုတ်ဝေပြီးနောက် 12 မှ 18 လအကြာတွင် စီးပွားဖြစ်နမူနာများ ရှိလာမည်ဖြစ်ပြီး 2023 ခုနှစ်ခန့်တွင် ဆာဗာပလပ်ဖောင်းပေါ်တွင် ဦးစွာရှိသင့်သည်။ PCIe 6.0 သည် bandwidth 256GB/s ဖြင့် ယခုနှစ်ကုန်ပိုင်းတွင် အစောဆုံးရောက်ရှိလာမည်ဖြစ်သည်။
နည်းပညာကိုယ်နှိုက်ကိုပြန်ကြည့်လျှင် PCIe 6.0 သည် PCIe ၏ အနှစ် 20 နီးပါးသမိုင်းတွင် အကြီးမားဆုံးပြောင်းလဲမှုဖြစ်သည်ဟု ယူဆပါသည်။ ပွင့်ပွင့်လင်းလင်းပြောရလျှင် PCIe 4.0/5.0 သည် NRZ (Non-Return-to-Zero) ကိုအခြေခံ၍ 128b/130b ကုဒ်ပြောင်းခြင်းကဲ့သို့သော 3.0 ၏အသေးစားမွမ်းမံမှုတစ်ခုဖြစ်သည်။
PCIe 6.0 သည် PAM4 pulse AM အချက်ပြခြင်း၊ 1B-1B ကုဒ်ဖြင့်ပြောင်းထားသည်၊ တစ်ခုတည်းသောအချက်ပြမှုလေးခုသည် ကုဒ်နံပါတ် (00/01/10/11) သို့ပြောင်းသည်၊ ယခင်နှင့် 30GHz ကြိမ်နှုန်းအထိ နှစ်ဆဖြစ်နိုင်သည်။ သို့သော်၊ PAM4 အချက်ပြမှုသည် NRZ ထက်ပိုမိုပျက်စီးသောကြောင့်၊ ၎င်းသည် လင့်ခ်ရှိ အချက်ပြအမှားများကို ပြင်ဆင်ရန်နှင့် ဒေတာခိုင်မာမှုရှိစေရန်အတွက် FEC ရှေ့သို့အမှားပြင်ဆင်မှုယန္တရားကို တပ်ဆင်ထားသည်။
PAM4 နှင့် FEC အပြင် PCIe 6.0 ၏ နောက်ဆုံးနည်းပညာမှာ ယုတ္တိအဆင့်တွင် FLIT (Flow Control Unit) ကုဒ်နံပါတ်ကို အသုံးပြုခြင်းဖြစ်သည်။ တကယ်တော့၊ PAM4၊ FLIT သည် နည်းပညာအသစ်တစ်ခုမဟုတ်ပါ၊ 200G+ အလွန်မြန်နှုန်းမြင့် Ethernet တွင် ကာလအတန်ကြာ အသုံးချခဲ့ပြီး၊ PAM4 သည် ကြီးမားသောပရိုမိုးရှင်းမလုပ်နိုင်ခဲ့ခြင်းကြောင့် ရုပ်ပိုင်းဆိုင်ရာအလွှာကုန်ကျစရိတ်မှာ အလွန်မြင့်မားသောကြောင့်ဖြစ်သည်။
ထို့အပြင် PCIe 6.0 သည် နောက်ပြန်တွဲဖက်ဖြစ်နေဆဲဖြစ်သည်။
PCIe 6.0 သည် အမှန်တကယ် PCIe 6.0X1 ၏ 8GB/s၊ PCIe 6.0×16 unidirectional bandwidth ၏ 128GB/s နှင့် pcie 6GB/s 5GB/s ၏ 6.0 × 6.0 × 6.0xd တို့၏ လမ်းကြောင်းအတိုင်း အစဉ်အလာအရ PCIe 6.0 သည် I/O bandwidth ကို 64GT/s သို့ နှစ်ဆတိုးသည်။ ယနေ့တွင်တွင်ကျယ်ကျယ်အသုံးပြုနေသော PCIe 4.0 x4 SSDS သည် ၎င်းကိုလုပ်ဆောင်ရန်အတွက် PCIe 6.0 x1 သာ လိုအပ်မည်ဖြစ်သည်။
PCIe 6.0 သည် PCIe 3.0 ခေတ်တွင် မိတ်ဆက်ခဲ့သည့် 128b/130b ကုဒ်နံပါတ်ကို ဆက်လက်လုပ်ဆောင်မည်ဖြစ်သည်။ မူရင်း CRC အပြင်၊ ချန်နယ်ပရိုတိုကောအသစ်သည် Ethernet နှင့် GDDR6x တွင်အသုံးပြုသည့် PAM-4 ကုဒ်နံပါတ်ကိုလည်း PCIe 5.0 NRZ ဖြင့် အစားထိုးသည်ကို သတိပြုရန် စိတ်ဝင်စားစရာကောင်းပါသည်။ အချိန်အတိုင်းအတာတစ်ခုအတွင်း ချန်နယ်တစ်ခုတည်းတွင် နောက်ထပ်ဒေတာများကို ထုပ်ပိုးနိုင်သည့်အပြင် မြန်နှုန်းမြင့်ဒေတာအမှားပြင်ဆင်ခြင်း (FEC) ဟုခေါ်သော လှိုင်းနှုန်းတိုးမြှင့်မှုကို ဖြစ်နိုင်ခြေရှိပြီး ယုံကြည်စိတ်ချရစေရန်အတွက် ရှေ့သို့ အမှားပြင်ဆင်ခြင်း (FEC) ဟုခေါ်သည်။
PCIe 3.0 bandwidth ကို မကြာခဏ အသုံးမချတတ်၊ PCIe 6.0 က ဘာကိုသုံးလဲ? အတုဉာဏ်ရည် အပါအဝင် ဒေတာဆာလောင်မှုဆိုင်ရာ အက်ပ်လီကေးရှင်းများ တိုးလာခြင်းကြောင့်၊ ပိုမိုမြန်ဆန်သော ထုတ်လွှင့်မှုနှုန်းများရှိသော IO ချန်နယ်များသည် ပရော်ဖက်ရှင်နယ်စျေးကွက်တွင် ဖောက်သည်များ၏ ဝယ်လိုအားများလာနေပြီး PCIe 6.0 နည်းပညာ၏ မြင့်မားသော လှိုင်းနှုန်းသည် accelerators၊ machine learning နှင့် HPC အပလီကေးရှင်းများအပါအဝင် မြင့်မားသော IO bandwidth လိုအပ်သည့် ထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို အပြည့်အဝသော့ဖွင့်နိုင်ပါသည်။ PCI-SIG သည် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းအတွက် ထိပ်တန်းနေရာဖြစ်သည့် ကြီးထွားလာနေသော မော်တော်ယာဥ်စက်မှုလုပ်ငန်းမှ အကျိုးကျေးဇူးရရှိရန် မျှော်လင့်ထားပြီး PCI-Special Interest Group သည် ဂေဟစနစ်၏ bandwidth လိုအပ်ချက် တိုးလာနေသည်မှာ ထင်ရှားသောကြောင့် PCIe နည်းပညာကို မော်တော်ယာဥ်လုပ်ငန်းတွင် မည်သို့တိုးမြှင့်ရမည်ကို အာရုံစိုက်ရန်အတွက် PCI-Special Interest Group အသစ်ကို ဖွဲ့စည်းခဲ့သည်။ သို့သော်၊ မိုက်ခရိုပရိုဆက်ဆာ၊ GPU၊ IO စက်ပစ္စည်းနှင့် ဒေတာသိုလှောင်မှုတို့ကို ဒေတာချန်နယ်သို့ ချိတ်ဆက်နိုင်သောကြောင့် PCIe 6.0 interface ၏ ပံ့ပိုးမှုရရှိရန် PC သည် မြန်နှုန်းမြင့်အချက်ပြမှုများကို ကိုင်တွယ်နိုင်သော ကေဘယ်ကြိုးကို စီစဉ်ရန် အထူးသတိထားရန် လိုအပ်ပြီး chipset ထုတ်လုပ်သူများသည် သက်ဆိုင်ရာ ပြင်ဆင်မှုများ ပြုလုပ်ရန် လိုအပ်ပါသည်။ Intel ပြောရေးဆိုခွင့်ရှိသူက PCIe 6.0 ပံ့ပိုးမှုကို မည်သည့်အချိန်တွင် ထည့်သွင်းမည်ကို ပြောကြားရန် ငြင်းဆိုခဲ့သော်လည်း သုံးစွဲသူ Alder Lake နှင့် ဆာဗာဘက်ခြမ်း Sapphire Rapids နှင့် Ponte Vecchio တို့သည် PCIe 5.0 ကို ပံ့ပိုးပေးမည်ဖြစ်ကြောင်း အတည်ပြုခဲ့သည်။ PCIe 6.0 ကို မည်သည့်အချိန်တွင် မိတ်ဆက်မည်ကို NVIDIA မှ ငြင်းဆိုခဲ့သည်။ သို့သော်လည်း ဒေတာစင်တာများအတွက် BlueField-3 Dpus သည် PCIe 5.0 ကို ပံ့ပိုးထားပြီးဖြစ်သည်။ PCIe Spec သည် ရုပ်ပိုင်းဆိုင်ရာအလွှာတွင် အကောင်အထည်ဖော်ရန် လိုအပ်သည့် လုပ်ဆောင်ချက်များ၊ စွမ်းဆောင်ရည်နှင့် ကန့်သတ်ချက်များကိုသာ သတ်မှတ်ပေးသော်လည်း ၎င်းတို့ကို မည်သို့အကောင်အထည်ဖော်ရမည်ကို မသတ်မှတ်ထားပေ။ တစ်နည်းဆိုရသော်၊ ထုတ်လုပ်သူများသည် လုပ်ဆောင်နိုင်စွမ်းကိုသေချာစေရန် ၎င်းတို့၏ကိုယ်ပိုင်လိုအပ်ချက်များနှင့် လက်တွေ့အခြေအနေများနှင့်အညီ PCIe ၏ ရုပ်ပိုင်းဆိုင်ရာအလွှာဖွဲ့စည်းပုံကို ဒီဇိုင်းရေးဆွဲနိုင်သည်။ ကေဘယ်ထုတ်လုပ်သူများသည် နေရာပိုရနိုင်သည်။
တင်ချိန်- ဇူလိုင်-၀၄-၂၀၂၃
