- PCIe 5.0 သတ်မှတ်ချက်များအကြောင်း မိတ်ဆက်ခြင်း
PCIe 4.0 သတ်မှတ်ချက်ကို ၂၀၁၇ ခုနှစ်တွင် အပြီးသတ်ခဲ့သော်လည်း AMD ၏ 7nm Rydragon 3000 စီးရီးအထိ စားသုံးသူပလက်ဖောင်းများက ပံ့ပိုးမှုမပေးခဲ့ဘဲ ယခင်က စူပါကွန်ပျူတာ၊ စီးပွားရေးလုပ်ငန်းအဆင့် မြန်နှုန်းမြင့်သိုလှောင်မှုနှင့် ကွန်ရက်စက်ပစ္စည်းများကဲ့သို့သော ထုတ်ကုန်များတွင်သာ PCIe 4.0 နည်းပညာကို အသုံးပြုခဲ့သည်။ PCIe 4.0 နည်းပညာကို ကျယ်ကျယ်ပြန့်ပြန့် အသုံးမပြုရသေးသော်လည်း PCI-SIG အဖွဲ့အစည်းသည် ပိုမိုမြန်ဆန်သော PCIe 5.0 ကို ကြာမြင့်စွာ တီထွင်နေခဲ့ပြီး အချက်ပြမှုနှုန်းသည် လက်ရှိ 16GT/s မှ 32GT/s အထိ နှစ်ဆတိုးလာခဲ့ပြီး bandwidth သည် 128GB/s အထိ ရောက်ရှိနိုင်ပြီး ဗားရှင်း 0.9/1.0 သတ်မှတ်ချက်ကို အပြီးသတ်နိုင်ခဲ့သည်။ PCIe 6.0 စံသတ်မှတ်ချက်၏ v0.7 ဗားရှင်းကို အဖွဲ့ဝင်များထံ ပေးပို့ခဲ့ပြီးဖြစ်ပြီး စံသတ်မှတ်ချက် ဖွံ့ဖြိုးတိုးတက်မှုလမ်းကြောင်းပေါ်တွင် ရှိနေသည်။ PCIe 6.0 ၏ pin နှုန်းကို 64 GT/s အထိ တိုးမြှင့်ထားပြီး ၎င်းသည် PCIe 3.0 ထက် ၈ ဆပိုများပြီး x16 channel များရှိ bandwidth သည် 256GB/s ထက် ပိုမိုကြီးမားနိုင်သည်။ တစ်နည်းအားဖြင့် PCIe 3.0 x8 ရဲ့ လက်ရှိအမြန်နှုန်းကို ရရှိဖို့အတွက် PCIe 6.0 channel တစ်ခုသာ လိုအပ်ပါတယ်။ v0.7 နဲ့ ပတ်သက်ရင် PCIe 6.0 ဟာ မူလက ကြေညာခဲ့တဲ့ လုပ်ဆောင်ချက်အများစုကို ရရှိခဲ့ပေမယ့် ပါဝါသုံးစွဲမှုကတော့ ဆက်လက်တိုးတက်နေဆဲပါ။d ရှိပြီး၊ စံနှုန်းသည် L0p ပါဝါဖွဲ့စည်းမှုဂီယာကို မကြာသေးမီက မိတ်ဆက်ခဲ့သည်။ ဟုတ်ပါတယ်၊ ၂၀၂၁ ခုနှစ်မှာ ကြေငြာပြီးနောက် PCIe 6.0 ကို အစောဆုံး ၂၀၂၃ သို့မဟုတ် ၂၀၂၄ မှာ စီးပွားဖြစ်ရရှိနိုင်ပါတယ်။ ဥပမာအားဖြင့် PCIe 5.0 ကို ၂၀၁၉ ခုနှစ်မှာ အတည်ပြုခဲ့ပြီး အခုမှ အသုံးချမှုကိစ္စရပ်တွေ ရှိလာတာပါ။
ယခင်စံနှုန်းသတ်မှတ်ချက်များနှင့် နှိုင်းယှဉ်ပါက PCIe 4.0 သတ်မှတ်ချက်များသည် အတော်လေးနောက်ကျမှ ထွက်ပေါ်လာခဲ့သည်။ PCIe 3.0 သတ်မှတ်ချက်များကို PCIe 4.0 မိတ်ဆက်ပြီး ၇ နှစ်အကြာ ၂၀၁၀ ခုနှစ်တွင် မိတ်ဆက်ခဲ့သောကြောင့် PCIe 4.0 သတ်မှတ်ချက်များ၏ သက်တမ်းသည် တိုတောင်းနိုင်သည်။ အထူးသဖြင့် ရောင်းချသူအချို့သည် PCIe 5.0 PHY ရုပ်ပိုင်းဆိုင်ရာအလွှာကိရိယာများကို ဒီဇိုင်းဆွဲရန် စတင်ခဲ့ကြသည်။
PCI-SIG အဖွဲ့အစည်းသည် စံနှုန်းနှစ်ခုသည် အချိန်အတော်ကြာ အတူယှဉ်တွဲတည်ရှိနေရန် မျှော်လင့်ထားပြီး PCIe 5.0 ကို AI အတွက် GPU၊ ကွန်ရက်စက်ပစ္စည်းများ စသည်တို့ကဲ့သို့သော throughput လိုအပ်ချက်များသော မြင့်မားသောစွမ်းဆောင်ရည်ရှိသော စက်ပစ္စည်းများအတွက် အဓိကအသုံးပြုပြီး PCIe 5.0 သည် ဒေတာစင်တာ၊ ကွန်ရက်နှင့် HPC ပတ်ဝန်းကျင်များတွင် ပေါ်လာနိုင်ခြေပိုများသည်။ desktop များကဲ့သို့သော bandwidth လိုအပ်ချက်နည်းသော စက်ပစ္စည်းများသည် PCIe 4.0 ကို အသုံးပြုနိုင်သည်။
PCIe 5.0 အတွက်၊ signal rate ကို PCIe 4.0′s 16GT/s မှ 32GT/s အထိ တိုးမြှင့်ထားပြီး 128/130 encoding ကို ဆက်လက်အသုံးပြုထားပြီး x16 bandwidth ကို 64GB/s မှ 128GB/s အထိ တိုးမြှင့်ထားသည်။
bandwidth ကို နှစ်ဆတိုးစေရုံသာမက PCIe 5.0 သည် အခြားပြောင်းလဲမှုများကို ယူဆောင်လာပါသည်၊ ၎င်းတွင် signal integrity ကို တိုးတက်စေရန် electrical design ကို ပြောင်းလဲခြင်း၊ PCIe နှင့် backward compatibility စသည်တို့ဖြစ်သည်။ ထို့အပြင် PCIe 5.0 ကို အကွာအဝေးရှည်များတွင် latency နှင့် signal attenuation ကို လျှော့ချပေးသည့် စံနှုန်းအသစ်များဖြင့် ဒီဇိုင်းထုတ်ထားသည်။
PCI-SIG အဖွဲ့အစည်းသည် ယခုနှစ် ပထမသုံးလပတ်တွင် သတ်မှတ်ချက်၏ 1.0 ဗားရှင်းကို အပြီးသတ်ရန် မျှော်လင့်ထားသော်လည်း စံနှုန်းများကို တီထွင်နိုင်သော်လည်း terminal device ကို ဈေးကွက်သို့ မည်သည့်အချိန်တွင် မိတ်ဆက်မည်ကို ထိန်းချုပ်၍မရပါ။ ပထမဆုံး PCIe 5.0 စက်ပစ္စည်းများကို ယခုနှစ်တွင် ပွဲဦးထွက်ပြသမည်ဖြစ်ပြီး ၂၀၂၀ ခုနှစ်တွင် ထုတ်ကုန်များ ပိုမိုပေါ်ထွက်လာမည်ဟု မျှော်လင့်ရသည်။ သို့သော် မြန်နှုန်းမြင့်မားရန် လိုအပ်ချက်ကြောင့် စံသတ်မှတ်ရေးအဖွဲ့သည် PCI Express ၏ နောက်မျိုးဆက်ကို သတ်မှတ်ရန် တွန်းအားပေးခဲ့သည်။ PCIe 5.0 ၏ ရည်မှန်းချက်မှာ စံနှုန်း၏ မြန်နှုန်းကို အတိုဆုံးအချိန်အတွင်း မြှင့်တင်ရန်ဖြစ်သည်။ ထို့ကြောင့် PCIe 5.0 ကို အခြားသိသာထင်ရှားသော အင်္ဂါရပ်အသစ်များမပါဘဲ PCIe 4.0 စံနှုန်းအထိ မြန်နှုန်းကို ရိုးရှင်းစွာ မြှင့်တင်ရန် ဒီဇိုင်းထုတ်ထားသည်။
ဥပမာအားဖြင့်၊ PCIe 5.0 သည် PAM 4 အချက်ပြမှုများကို မပံ့ပိုးဘဲ PCIe စံနှုန်းကို အတိုဆုံးအချိန်အတွင်း 32 GT/s ကို ပံ့ပိုးပေးနိုင်ရန် လိုအပ်သော အင်္ဂါရပ်အသစ်များသာ ပါဝင်သည်။
ဟာ့ဒ်ဝဲစိန်ခေါ်မှုများ
PCI Express 5.0 ကို ပံ့ပိုးပေးမယ့် ထုတ်ကုန်တစ်ခု ပြင်ဆင်ရာမှာ အဓိကစိန်ခေါ်မှုက channel length နဲ့ ဆက်စပ်နေပါတယ်။ signal rate မြန်လေ၊ PC board ကနေတစ်ဆင့် ထုတ်လွှင့်တဲ့ signal ရဲ့ carrier frequency မြင့်လေပါပဲ။ အင်ဂျင်နီယာတွေ PCIe signal တွေ ပျံ့နှံ့နိုင်တဲ့ အတိုင်းအတာကို ရုပ်ပိုင်းဆိုင်ရာ ပျက်စီးမှု အမျိုးအစားနှစ်မျိုးက ကန့်သတ်ထားပါတယ်-
· ၁။ ချန်နယ် လျော့ပါးခြင်း
· ၂။ တံသင်များ၊ ချိတ်ဆက်ကိရိယာများ၊ through-hole များနှင့် အခြားဖွဲ့စည်းပုံများတွင် impedance discontinuities များကြောင့် channel တွင်ဖြစ်ပေါ်သော ရောင်ပြန်ဟပ်မှုများ။
PCIe 5.0 သတ်မှတ်ချက်သည် 16 GHz တွင် -36dB attenuation ရှိသော channel များကို အသုံးပြုသည်။ 16 GHz frequency သည် 32 GT/s digital signal များအတွက် Nyquist frequency ကို ကိုယ်စားပြုသည်။ ဥပမာအားဖြင့်၊ PCIe5.0 signal စတင်သောအခါ၊ ၎င်းတွင် ပုံမှန် peak-to-peak voltage 800 mV ရှိနိုင်သည်။ သို့သော်၊ အကြံပြုထားသော -36dB channel ကို ဖြတ်သန်းပြီးနောက်၊ မျက်လုံးဖွင့်ထားသကဲ့သို့ ဆင်တူမှု ပျောက်ဆုံးသွားသည်။ transmitter based equalization (de-accentuating) နှင့် receiver equalization (CTLE နှင့် DFE ပေါင်းစပ်မှု) ကို အသုံးပြုခြင်းဖြင့်သာ PCIe5.0 signal သည် system channel မှတစ်ဆင့် ဖြတ်သန်းနိုင်ပြီး receiver မှ တိကျစွာ အဓိပ္ပာယ်ဖွင့်ဆိုနိုင်သည်။ PCIe 5.0 signal ၏ အနည်းဆုံး မျှော်လင့်ထားသော eye height မှာ 10mV (post-equalization) ဖြစ်သည်။ low-perfect transmitter ဖြင့်ပင်၊ channel ၏ သိသိသာသာ attenuation သည် signal amplitude ကို လျော့ကျစေပြီး reflection နှင့် crosstalk ကြောင့် ဖြစ်ပေါ်လာသော အခြား signal ပျက်စီးမှုများကို မျက်လုံးကို ပြန်လည်ရရှိစေရန် ပိတ်နိုင်သည်။
ပို့စ်တင်ချိန်: ၂၀၂၃ ခုနှစ်၊ ဇူလိုင်လ ၆ ရက်


