PCIe 5.0 သတ်မှတ်ချက်များကို မိတ်ဆက်ခြင်း။

• PCIe 5.0 သတ်မှတ်ချက်များကို မိတ်ဆက်ခြင်း။

PCIe 4.0 သတ်မှတ်ချက်ကို 2017 ခုနှစ်တွင် အပြီးသတ်ခဲ့သော်လည်း AMD ၏ 7nm Rydragon 3000 စီးရီးများအထိ သုံးစွဲသူပလက်ဖောင်းများက ပံ့ပိုးမပေးခဲ့ဘဲ ယခင်က စူပါကွန်ပျူတာ၊ လုပ်ငန်းအဆင့်မြင့် သိုလှောင်မှုနှင့် ကွန်ရက်စက်ပစ္စည်းများဖြစ်သည့် PCIe 4.0 နည်းပညာကို အသုံးပြုထားသည့် ထုတ်ကုန်များသာဖြစ်သည်။PCIe 4.0 နည်းပညာကို အကြီးစားအသုံးမပြုသေးသော်လည်း၊ PCI-SIG အဖွဲ့အစည်းသည် ပိုမိုမြန်ဆန်သော PCIe 5.0 ကို တီထွင်နေသည်မှာ ကြာမြင့်ပြီဖြစ်ပြီး၊ signal rate သည် လက်ရှိ 16GT/s မှ 32GT/s သို့ နှစ်ဆတိုးလာကာ bandwidth သည် 128GB/ သို့ ရောက်ရှိနိုင်သည်။ s နှင့် ဗားရှင်း 0.9/1.0 သတ်မှတ်ချက် ပြီးသွားပါပြီ။v0.7 ဗားရှင်း PCIe 6.0 စံနှုန်းစာသားကို အဖွဲ့ဝင်များထံ ပေးပို့ပြီးဖြစ်ပြီး စံနှုန်းဖွံ့ဖြိုးတိုးတက်မှုမှာ လမ်းကြောင်းမှန်ပေါ်ရောက်နေပါသည်။PCIe 6.0 ၏ pin rate ကို 64 GT/s သို့ တိုးမြှင့်ထားပြီး၊ ၎င်းသည် PCIe 3.0 ထက် 8 ဆဖြစ်ပြီး x16 ချန်နယ်များရှိ bandwidth သည် 256GB/s ထက် ပိုကြီးနိုင်သည်။တစ်နည်းဆိုရသော် PCIe 3.0 x8 ၏ လက်ရှိအမြန်နှုန်းသည် အောင်မြင်ရန် PCIe 6.0 ချန်နယ်တစ်ခုသာ လိုအပ်သည်။v0.7 နှင့်ပတ်သက်သည်နှင့်အမျှ PCIe 6.0 သည် မူလကကြေညာခဲ့သည့် အင်္ဂါရပ်အများစုကို အောင်မြင်ခဲ့ပြီးဖြစ်သော်လည်း ပါဝါသုံးစွဲမှုမှာ ပိုမိုတိုးတက်နေသေးသည်။d၊ စံနှုန်းသည် L0p ပါဝါဖွဲ့စည်းမှုပုံစံဂီယာကို အသစ်မိတ်ဆက်ခဲ့သည်။ဟုတ်ပါတယ်၊ 2021 မှာ ကြေငြာပြီးနောက် PCIe 6.0 ကို 2023 သို့မဟုတ် 2024 မှာ အစောဆုံးမှာ စီးပွားဖြစ် ရနိုင်ပါတယ်။ဥပမာအားဖြင့်၊ PCIe 5.0 ကို 2019 ခုနှစ်တွင် အတည်ပြုခဲ့ပြီး ယခုအခါတွင် လျှောက်လွှာကိစ္စများ ရှိနေသည်

ယခင်စံသတ်မှတ်ချက်များနှင့် နှိုင်းယှဉ်ပါက PCIe 4.0 သတ်မှတ်ချက်များသည် အတော်လေးနောက်ကျသွားပါသည်။PCIe 3.0 သတ်မှတ်ချက်များသည် PCIe 4.0 ကို မိတ်ဆက်ပြီးနောက် 7 နှစ်အကြာ 2010 တွင် မိတ်ဆက်ခဲ့သည်၊ ထို့ကြောင့် PCIe 4.0 သတ်မှတ်ချက်များ၏ သက်တမ်းသည် တိုတောင်းနိုင်သည်။အထူးသဖြင့်၊ အချို့သောရောင်းချသူများသည် PCIe 5.0 PHY ရုပ်ပိုင်းဆိုင်ရာအလွှာကိရိယာများကို စတင်ဒီဇိုင်းဆွဲလာကြသည်။

PCI-SIG အဖွဲ့အစည်းသည် စံချိန်စံညွှန်းနှစ်ခုကို အချိန်အတန်ကြာ ယှဉ်တွဲနေထိုင်ရန် မျှော်လင့်ထားပြီး PCIe 5.0 ကို AI အတွက် Gpus၊ ကွန်ရက်စက်ပစ္စည်းများနှင့် အခြားအရာများကဲ့သို့သော စွမ်းဆောင်ရည်မြင့် စက်ပစ္စည်းများအတွက် အဓိကအားဖြင့် အသုံးပြုသည် ၊ ဆိုလိုသည်မှာ PCIe 5.0 ဖြစ်သည် ဒေတာစင်တာ၊ ကွန်ရက်နှင့် HPC ပတ်ဝန်းကျင်များတွင် ပေါ်လာနိုင်ခြေပိုများသည်။ဒက်စတော့များကဲ့သို့ လှိုင်းနှုန်းနည်းသော လိုအပ်ချက်ရှိသော စက်များသည် PCIe 4.0 ကို သုံးနိုင်သည်။

PCIe 5.0 အတွက်၊ signal rate ကို PCIe 4.0′s 16GT/s မှ 32GT/s သို့ တိုးမြှင့်ထားပြီး 128/130 ကုဒ်နံပါတ်ကို အသုံးပြုနေဆဲဖြစ်ပြီး x16 bandwidth ကို 64GB/s မှ 128GB/s သို့ တိုးမြှင့်ထားသည်။

Bandwidth ကို နှစ်ဆတိုးစေသည့်အပြင် PCIe 5.0 သည် အချက်ပြခိုင်မာမှု၊ PCIe နှင့် နောက်ပြန်လိုက်ဖက်မှု ပိုမိုကောင်းမွန်စေရန် လျှပ်စစ်ဒီဇိုင်းကို ပြောင်းလဲခြင်း၊ အခြားပြောင်းလဲမှုများကို သယ်ဆောင်လာပါသည်။ထို့အပြင်၊ PCIe 5.0 သည် အကွာအဝေးအတွင်း latency နှင့် signal attenuation ကို လျှော့ချပေးသည့် စံနှုန်းသစ်များဖြင့် ဒီဇိုင်းဆွဲထားသည်။

PCI-SIG အဖွဲ့အစည်းသည် ယခုနှစ် Q1 တွင် specification ၏ 1.0 ဗားရှင်းကို အပြီးသတ်ရန် မျှော်လင့်ထားသော်လည်း ၎င်းတို့သည် စံနှုန်းများကို တီထွင်နိုင်သော်လည်း terminal device ကို စျေးကွက်သို့ မိတ်ဆက်သည့်အခါတွင် ၎င်းတို့သည် ထိန်းချုပ်နိုင်စွမ်းမရှိသည့်အပြင် ပထမဦးဆုံး PCIe 5.0 ကို မျှော်လင့်ထားသည်။ စက်ပစ္စည်းများသည် ယခုနှစ်တွင် ပွဲဦးထွက်မည်ဖြစ်ပြီး ထုတ်ကုန်များ 2020 တွင် ထွက်ပေါ်လာမည်ဖြစ်သည်။ သို့သော် ပိုမိုမြင့်မားသောမြန်နှုန်းများအတွက် လိုအပ်မှုသည် PCI Express ၏ မျိုးဆက်သစ်ကို သတ်မှတ်ရန် စံကိုယ်ထည်ကို လှုံ့ဆော်ပေးခဲ့သည်။PCIe 5.0 ၏ပန်းတိုင်သည် ဖြစ်နိုင်သမျှအချိန်တိုအတွင်း စံနှုန်းကို မြှင့်တင်ရန်ဖြစ်သည်။ထို့ကြောင့်၊ PCIe 5.0 သည် အခြားသိသာထင်ရှားသည့်အင်္ဂါရပ်အသစ်များမပါဘဲ PCIe 4.0 စံနှုန်းသို့ ရိုးရှင်းစွာအမြန်နှုန်းမြှင့်တင်ရန် ဒီဇိုင်းထုတ်ထားသည်။

ဥပမာအားဖြင့်၊ PCIe 5.0 သည် PAM 4 အချက်ပြမှုများကို မပံ့ပိုးနိုင်ဘဲ အတိုဆုံးအချိန်အတွင်း 32 GT/s ကို ပံ့ပိုးပေးရန်အတွက် PCIe စံနှုန်းကို ဖွင့်ရန်အတွက် လိုအပ်သော အင်္ဂါရပ်အသစ်များသာ ပါဝင်ပါသည်။

Hardware စိန်ခေါ်မှုများ

PCI Express 5.0 ကိုပံ့ပိုးရန် ထုတ်ကုန်တစ်ခုကို ပြင်ဆင်ရာတွင် အဓိကစိန်ခေါ်မှုမှာ ချန်နယ်အရှည်နှင့် ဆက်စပ်နေမည်ဖြစ်သည်။အချက်ပြနှုန်း ပိုမြန်လေ၊ PC ဘုတ်မှတဆင့် ထုတ်လွှင့်သော အချက်ပြ၏ သယ်ဆောင်သည့် အကြိမ်ရေ မြင့်မားလေဖြစ်သည်။ရုပ်ပိုင်းဆိုင်ရာပျက်စီးမှု နှစ်မျိုးသည် အင်ဂျင်နီယာများသည် PCIe အချက်ပြမှုများကို ထုတ်လွှင့်နိုင်သည့်အတိုင်းအတာကို ကန့်သတ်သည်-

· 1. ချန်နယ်ကို နှိမ့်ချခြင်း။

· 2. pins, connectors, through-holes နှင့် အခြားတည်ဆောက်ပုံများတွင် impedance ပြတ်တောက်မှုကြောင့် channel တွင် ဖြစ်ပေါ်လာသော ရောင်ပြန်ဟပ်မှုများ။

PCIe 5.0 သတ်မှတ်ချက်သည် 16 GHz တွင် -36dB လျှော့နည်းသည့်ချန်နယ်များကို အသုံးပြုသည်။ကြိမ်နှုန်း 16 GHz သည် 32 GT/s ဒစ်ဂျစ်တယ်အချက်ပြမှုများအတွက် Nyquist ကြိမ်နှုန်းကို ကိုယ်စားပြုသည်။ဥပမာအားဖြင့်၊ PCIe5.0 အချက်ပြမှုစတင်သောအခါ၊ ၎င်းတွင် ပုံမှန်အထွတ်အထိပ်မှ အမြင့်ဆုံးဗို့အား 800 mV ရှိနိုင်သည်။သို့ရာတွင်၊ အကြံပြုထားသော -36dB ချန်နယ်ကို ဖြတ်ကျော်ပြီးနောက်၊ မျက်လုံးဖွင့်ထားသည့်အရာနှင့် ဆင်တူသည့်အရာ ပျောက်ဆုံးသွားပါသည်။transmitter အခြေပြု ညီမျှခြင်း (de-accentuating) နှင့် receiver equalization (CTLE နှင့် DFE ပေါင်းစပ်မှု) ကို အသုံးပြုခြင်းဖြင့်သာ PCIe5.0 အချက်ပြမှုသည် စနစ်ချန်နယ်မှတဆင့် ဖြတ်သန်းနိုင်ပြီး လက်ခံသူမှ တိကျစွာအဓိပ္ပာယ်ပြန်ဆိုနိုင်မည်ဖြစ်သည်။PCIe 5.0 အချက်ပြမှု၏ အနိမ့်ဆုံးမျှော်မှန်းထားသော မျက်လုံးအမြင့်မှာ 10mV (လွန်-ညီမျှခြင်း) ဖြစ်သည်။ပြီးပြည့်စုံလုနီးပါး တုန်လှုပ်တုန်လှုပ်ဖွယ် အသံလွှင့်စက်ဖြင့်ပင်၊ ချန်နယ်၏ သိသာထင်ရှားသော လျော့ချမှုသည် မျက်လုံးကို ပြန်လည်ထိန်းသိမ်းရန် အလင်းပြန်ခြင်းနှင့် crosstalk ကြောင့်ဖြစ်ရသည့် အခြားအချက်ပြမှုအမျိုးအစား ပျက်စီးသွားသည့်အထိ အချက်ပြပမာဏကို လျှော့ချပေးပါသည်။